Section III．　改造

今回の改造にあたっては、「より大電流を供給できる」「利用できる既存パーツは極力利用する」を基本スタンスにします。　こう考えるとTigerMPで一番余裕のある部分はどこかといえば出力側電解コンです。ここはRubycon ZLが7発ですから合成ESRは3.14mΩで、出力インダクタの実効値1.0μHのとき出力リップル電圧8mV未満と充分すぎる低変動に収まります。　総静電容量15,400μＦ、トータルリップル許容量15,050mArmsとこちらも有り余る余裕となっており、過渡応答性も含めて申し分のない構成ですのでこれを生かさない手はありません。　次に手間の問題です。前稿でTigerMPの電解コン換装を実施した時に思い知ったのが、6層や8層といった多層基板で基板放熱を考えて電源層/GND層をパターニングされているマザーでは「コテ先の熱が逃げまくってしまう」という事実です。　考えてみれば当たり前で、自己損失6〜10Wの表面実装FETを放熱させられる基板なのですから、15〜20W程度のコテ先の熱量ではハンダが熔ける温度に達するよりも速く基板が熱を逃がしてしまってハンダがなかなか融けないというわけです。　追いハンダしようがフラックス（活性ロジン）をいくら使おうがハンダはスルーホール奥までは融けてくれません。　電解コン交換の時、最初は20Wのコテを使って作業を始めたのですが、これが取れないんです（＾_＾；；　　両面や4層基板のものから電解コンを取るのは私も10秒に1個のペースで簡単に取れるのですが・・・　　しかし融けないからといってコテを当て続けているとコテが接している小さなスルーホール表層部分だけが過熱状態となって下手をするとスルーホールを壊してしまいます。結局50Wのコテで短時間処理にしましたが、それでもTO-263サイズ（TO-220のSMDパッケージ版）のFETを剥がすというのは苦労が予想されます。長時間の部分加熱による基板の傷みや周辺部品の傷みも無視できないでしょう。（実際は部品も基板も案外壊れないものですし、FET等の表面実装部品はコンデンサとは違って容易に取り外す事が出来ました）　ただ、初回の改造ではFET換装なしで済ませますのでFETで考えるのは「損失減らし」だけです。　ATX電源コネクタの接点容量の問題（＝焼けてしまう）も考慮すると、改造は「VRMの損失減らし＝変換効率向上」がメインテーマとなります。　

これで改造プランは決まりました。　まずFETは換装せずスイッチング周波数を下げてUpper側のスイッチング損失を減らし、大電流を取った時のLower側導通損失増加には目をつむってTigerMPの基板放熱力と強力なCPUファンの風に期待します。　スイッチング周波数を下げて更に大電流を取ろうというわけですから、入力側のリップル電流増加に対応するため電解コンはリップル許容量が大きいOS-CONに交換します。（計算上は前回改造と同じ50V10μＦ積セラ追加でも間に合いますのでOS-CON換装は必須ではありません）　OS-CONでも積セラ追加でもなく、高いリップル許容量（2000mArmsクラス）を持つ下記例のようなアルミ電解コンへの換装でも構いません。　これらの製品は最近の低電圧大電流DC-DCコンバータへの採用を狙って出された高性能品種です。
三洋　　　MV-WGシリーズで耐圧10V〜16V、外形φ10/Ｌ16の品であれば静電容量どれでもOK
ニチコン　HMシリーズで耐圧10V〜16V、外形φ10/Ｌ16の品であれば静電容量どれでもOK
　　　　　　HNシリーズで耐圧10V〜16V、外形φ10/Ｌ16の品であれば静電容量どれでもOK
ルビコン　MBZシリーズで耐圧10V〜16V、外形φ10/Ｌ16の品であれば静電容量どれでもOK

※注　「静電容量どれでもOK」とはいっても、あまりに大きな静電容量をぶら下げるとATX電源ユニットの始動性に影響が出ますので上記条件に合致してなおかつ、選択可能な最も静電容量の小さな品がベストです。
※注2　TigerMP Rev1.03の場合、VRM2入力側電解コンの位置がAGPやPCI1に干渉する配置なので高さ16mm以内を考えて上記品種をリストアップしました。　この高さ制限が無ければニチコンのHVやルビコンのZLHにも候補にできる品があります。

Lower側FETにはヒートシンク装着も考えてみましたが、今回の改造プランでは出力側電解コンにもっと仕事をさせる事になります。つまりLower側FET周辺の空間が狭く、ヒートシンクを装着するとCPU1の出力側電解コン周辺の空気の流れが阻害されますのであまりメリットがありません。FETの分厚い樹脂モールドの上にヒートシンクを貼って得られる放熱効果は、基板表面の空気流量減少によって殆ど相殺されそうな感じでもあります。　ですのでヒートシンク装着はしない事にしました。　インダクタは125アンペアターンまでいけるアモルファスコアで作成しました。用いたのは鉄基アモルファス超薄帯積層コアで、高透磁率ゆえ巻線は3ターンで済み、低周波数化とあいまって銅損はおよそ70％減ります。また磁芯損失は150KHzにてセンダストコアよりも80％以上減り、PC47クラスのパワーフェライトも遙かに凌ぎ、高温度条件下でもほとんど特性が左右されない超低損失コアです。　これでインダクタ損失は75％以上減る計算となり、37.5A負荷にて78〜9％だった変換効率は今回の改造によって、例えCPUが50A喰おうとも83〜4％を維持させる事ができます。　ここから更に劇的に効率改善を図るにはFETの換装しかありません。　実動状態R_DS(ON）が10mΩのFETに換装すれば一気に変換効率4〜5％アップを狙えますが、まぁFET換装はてらさんから実験資材としてご提供いただいたFDB6030L採用のTigerMP Rev1.00でいずれ試すとしましょう。　「煮るなり焼くなり好きにしてください」との事でしたし、FDB6030Lで今回の改造プランだといくらなんでもLower側FETが厳しすぎる事になるので丁度良い実験材料です（＾ー＾　おかげで基板リビジョンの差を細部まで確認する事が出来て大変助かっております。この場にて感謝。

改造は次の6点を実施しました。

１．FETスイッチング周波数を230KHz→160KHzに変更
スイッチング周波数はHIP630xのpin8とGND間に接続されている抵抗値で決定されます。　スイッチング周波数と抵抗値の相関はHIP630xのデータシートでFigure10に示されています。　TigerMPではRev1.00、Rev1.03ともR1020とR715がVRM1とVRM2のスイッチング周波数設定抵抗です。230KHzスイッチングですのでこの抵抗値は120KΩとなっていますが、これを180KΩに変更する事でスイッチング周波数は約160KHzとなります。
下図がスイッチング周波数を160KHzまで下げた改造版TigerMPのgateドライブ状況です。　ただしこれはgateの波形です。　HTPCとやらを作っているのではありませんので誤解なきよう願います。　極めて理性的な理由によってスイッチング回数を減らしたわけですが、確かにスイッチングノイズの発生頻度も当然ながら減ります。　しかしこれによって画質・音質には微塵の変化も確認できなかった事を報告しておきます。

２．過電流制限開始点を50A、VRM動作停止点を82.5Aに変更
TigerMPではRev1.00、Rev1.03とも電流検出抵抗（R_ISEN）はVRM1がR1024とR1026、VRM2はHIP630xの裏側にあるR719とR721です。　2フェイズVRMですから1つのVRMにつき2つのR_ISENを持っているわけです。　パターンをよく見るとR_ISENとシリーズ（直列）に0Ω抵抗が入っていますので元のR_ISENは残したまま0Ω抵抗のほうを3.9KΩに交換して合成抵抗値7.8KΩにします。こんな具合です→VRM1 VRM2。　重要なのはR_ISENは各相間の負荷バランスを取るための判断基準にもなっているので、合成抵抗値が10Ω台まで各相きれいに揃うよう元のR_ISENの値をテスタで計っておき、0Ω抵抗と交換するチップ抵抗3.9KΩもテスタで選別する必要があるという事です。　つまり0Ω抵抗が付いている理由はこの高精度を得るための補正抵抗追加用パターンだということです。　実際に元から付いているR_ISENは高精度型ですがテスタで計ると10〜40Ωのバラツキがありましたので、面倒でもこの合成抵抗値合わせは実施すべきです。　もしくは7.5KΩのチップ抵抗を20〜30個買ってきてそれから値のよく揃ったペアを2組、テスタで選別して元のR_ISENをそれに交換する　でもOKです。（この場合、過電流制限開始点は48A、VRM動作停止点は79.2Aとなります）

３．インダクタの変更
TigerMPで使われているインダクタはMicrometalsの52材コアで、5ターンの270度巻きですから初期インダクタンスは約1.6μＨです。このダスト系コアでは今回のような大電流出力化改造をすると重畳電流特性が追いつきませんので、アモルファスコアで3ターン巻いて初期値1.65μＨになるよう巻き位置を調整したものに交換しました。　アモルファスコアの入手が出来ない場合の代替手段ですが、元のインダクタを外して巻線を取り払って新たにφ1.2mmのマグネットワイヤ2本で6ターンに巻き直す事で初期インダクタンスを約1.9μＨにするか、2相VRM型のnForce2マザーやi865マザーなどでよく見る緑色をしたコア（これはMAGNETICS®のHigh FluxやKool Muのような高DCバイアス特性ダスト系コアかその類似品だと思われる）が使われているものをジャンクなどで入手して、それからインダクタを移植するなどの手段が考えられます。　ただし6ターンに巻き直しという方法は電源ON時の始動時間（規定電圧に達するまでの時間）が遅くなり、過渡応答性も悪くなりますので下手をすれば起動できなくなる可能性が高くなります。　そもそもコア材質を変えずに巻数だけを増やすという事は重畳電流特性を犠牲にしてインダクタンスを稼ぐ方法ですから、環境温度上昇時や高負荷時に非常に不安定なVRMになってしまうのです。つまり6ターン化は「運が良ければ動くかも知れない」という、とてもお勧めはできない方法なわけです。

４．入力側電解コンの変更
Rubycon ZL 10V 1000μＦからOS-CON 10V 220μＦに交換しました。
（もう1枚あるTigerMP Rev1.03ではOS-CONは用いず、ニチコンのHN 10V 1200μＦを使いました。）

５．2.5V系生成部の入出力電解コンをOS-CONに変更、その他
ここはVRM強化と直接の関係はありませんが、前稿での経験からDIMMの可載枚数を増やせる事が判っているので実施しました。　使用したOS-CONは入力出力それぞれ20V 100μＦ、4V 560μＦです。
ついでにHIP6004のVID設定抵抗を弄って2.5V→2.6Vに喝入れも後日実施しました。

６．AGPスロット上方に1個だけあるHERMEIの6.3V 1500μＦはCPUクーラーの熱風とAGPカードの発熱に挟まれる場所なので手持ちのマルコン製OS-CON 6.3V 680μＦに交換

Rev1.03　改造後参考写真
　　　

Rev1.03　改造後動作状況（2.5V系喝入れ未実施）　04/03/15

テスト運用は下記構成です。
CPU　AthlonXP2500＋　（L5溝埋めでMP化、03年34週品）　*2
Cooler　CPU1/FalconRockII  CPU2/SilentBoost
Mem　Crucial　PC2100 Registered ECC 256MB *1
VGA　PowerColor Xabre600
NIC　玄人志向　Gigabit NIC　（National Semiconductorチップ搭載品）
SCSI　Adaptec ASC-29160
Sound　ReMix2000
HDD　Seagate Cheetah X15-2 36G *1
CD　Toshiba SD-M1202
FDD　Matsushita LS-120
PSU　Ablecom　SP401-RA 12V

　今回の強化改造によってTigerMPでAthlonXPの2GHz超Dualも可能となりました。　動作クロック上限は純粋にCPUのOCキャパに依存するようになっています。　web各所で報じられていますようにAthlonXPの構造的クロック限界はほぼ2.2G付近にあるようです。　電流を供給するFETの温度はUpper側FETのDrain電極温度を直に熱電対で測定しましたが、2Gを超えたあたりから温度が急激に上昇します。つまりこのテストで用いているBartonXPは2G超えあたりから漏れ電流が爆発的に増え出している　と考えられます。　（2004/05/02追記・・・これが当たりMPモデルや当たりMovileモデルならば空冷でも2.4〜2.5GHz程度までは行けるらしいので私もこの改造TigerMPで試してみる事にします。2.4G DualならOpteron242 Dualと遜色ない程度のパフォーマンスも期待できそうですし）
　予想を超えて深刻だったのは、スイッチング損失を30%以上減らしている（＝スイッチング周波数を70KHz下げている）にも関わらずUpper側FETのほうがLower側FETよりも3〜4℃温度が高かった事です。　スイッチング損失は思っていた以上に大きい事がわかりました。　2.2G常用はケース横蓋を閉めた場合、120mm1500rpmケースFanを使っていても5分後にはFET温度が91℃まで上昇していましたので、マザーボード自体を裏側からも風を当ててやるなどの対策無しに常用するのは殆ど不可能で、運転を続ければほぼ間違いなくCPUよりも先にUpper側FETが熱暴走状態になって恐らく焼けてしまいます。　また、2.2G動作時の5V消費はRC5-72で100%負荷状態にした時37.3A（ATXコネクタの5Vライン4本に流れる電流のみの値）に張り付いていました。　RC5-72を停止してほぼ無負荷のOSアイドル状態では5Vは23〜24A流れています。　参考までにPrime95実行中の5Vに流れる電流は32〜35Aと変動していました。つまりRC5-72のほうが電気を沢山喰う重い負荷だが、Prime95のほうが高負荷時負荷変動が大きくてストレステストとしてはPrime95のほうが適していると言えそうです。
いずれにしてもATXコネクタ焼けの心配をしなければならない電流量ですので、やはりここにも対策が必要な事が判りました。
　動作倍率可変とコア電圧可変（CPUのデフォルトVIDに対して約+10%まで電圧upオンリーの無段階連続可変）をするための小基板はこんなものを試作して使っています。　FID可変化回路はPalominoコア（もしくはそれ以前のコア）を使う予定がないのでPull-up側だけの実装にしました。　作成にあたっては本稿シリーズの元ネタであるB級技術研究所さんの「B級なTigerMPの研究」とFab51さんのFID可変化記事とを参考にさせていただきました。大変有用な情報の公開に改めて感謝いたします。

Rev1.00　TigerMP　　04/03/30

IRL3103SよりもFDB6030Lのほうがスイッチング速度は実測で10〜20%速い事が確認できたので、FDB6030Lが使われているTigerMP Rev1.00でVRMの効率改善を図るならばLower側のFET換装がまず第一となりますが、Upper側もFDB6030Lより速いFETに交換すれば、スイッチング損失を効果的に減らす事が出来ます。
Upper側FDB6030Lの様子を下図に示します。（ch1・・・Source　ch2・・・Gate）
　
  rise timeはIRL3103Sより平均で7〜8nsほど遅かったのですが低Gate chargeな分だけon delayが短く、total on timeでIRL3103Sと同等。　fall timeはIRL3103Sより平均で7〜8nsほど速く、かつoff delayが同等で、total off timeはIRL3103Sより優秀でした。　総じてFDB6030LはUpper側に向いている割とoffの速い石だと言えそうで、これは両者データシート値から予想できる性格とも合致します。　「offが速い事」はUpper側には大変重要で、これが遅いとスイッチング損失が増えるばかりでなく、PWMコントローラが制御しているdead timeを超えて、Upper側がoffしきらないうちにLower側がonとなる期間が発生し、上Drainから下Sourceまでを巨大な貫通電流が流れて両FETとも一瞬で破壊してしまう場合があります。
Section I のFETの項で「PowerMOSFETはかなり選び放題」とは書きましたが、上下のペアがどんな組み合わせでも良い　という意味ではありません。　特にこのTigerMPでは230KHzスイッチングが元々の設計ですので、スイッチング周波数を下げずに単純なFET張り替えとするならばUpper側は慎重に選ぶ必要があります。　　それとRev1.00はRev1.03ではほとんど見られなかったGNDレベルでのノイズが観測されています・・・

Rev1.00　TigerMP　改造プラン

　VRM強化目的でFET交換を考えますと、秋葉原で探せるFETで使えそうな品種はやはり一つも見つかりませんでした。　webで散見される2SK2936/3142/3156ですと、フルモールドパッケージは論外ですしGate chargeもReverse recovery chargeも大き過ぎて、高速offが望めずとても候補にはできません。　web上でもPentiumIII世代マザーボードでの修理しか利用実績が発見できませんでした。　そこでFETのデータシートを大量に集めて検討を続けていたのですが、国産品種では2SK3405は試してみたいと思える特性を持っていました。これはVdss20Vですから改造対象のVRMが12V入力型だった場合は耐圧不足となるので選べませんが、TigerMPは5V入力型VRMなのでFDB6030L代替として充分使えそうです。他にもNECや日立（Renesas）の品種で使えそうなFETがいくつもカタログに載っているのですが同じ性能なら海外品種のほうが安いですし、そもそも国内メーカは流通ルートを絞って一般には買い難い体制を採っており、国産品種を国内で調達するメリットが殆ど無いのです。私も国産品種を探す気はありませんでした。　で、各社データシートと睨めっこしながら結局FETはUpper側にIPB09N03LA、Lower側にSPB80N03S2L-06を選びました。　Infineon TechnologiesのOptiMOS^® シリーズです。　上下ともIPB09N03LAにしてもよかったのですが、更に導通損失の低減とdead timeの短縮を狙って、Lower側は敢えてSPB80N03S2Lの-06版にしました。　これらはIRL3103SやFDB6030Lより3世代新しく、スイッチング速度　R_DS(ON）ともにかなり特性向上しているデバイスで、良好な結果が期待できます。　インダクタも高周波数化実験を念頭に置いて前回とは構成を変え、銅損を更に小さくできるように作成しました。　　Lower側のSPB80N03S2L-06はR_DS(ON）が実動作状態で約7.5mΩと半減しますのでHIP6301の電流検出抵抗R_ISENは変更の必要がなく、無変更でカレントリミッタはCPUが52A消費するまでオンデューティ制限すら始まらず、VRMの停止点はCPUに85.8A流れた時点（FET単体に流れる電流42.9A）となります。　Upper側のIPB09N03LAもデータシートを見るとGate charge各値がほぼ1/3以下と極小で、入力容量CissもMax1649pFとHIP6603で難なくドライブできる低容量ですので、スイッチング周波数を元の230KHzから更に上げる実験も予定しています。

改造は次の5点を実施しました。

１．FETの変更
スイッチング周波数は据え置きでIPB09N03LAとSPB80N03S2L-06を用いました。　交換の様子はこちらに書いておきました。　（Lower側のSPB80N03S2L-06は更なる低損失化を目指して後日IPB05N03LAに交換しました）

２．インダクタの変更
Rev1.03の改造で用いたコアよりも径の小さいコアを使い、マグネットワイヤはφ1.25mmのバイファイラとしました。インダクタンスは1.65μＨに調整してあります。

３．入力側電解コンの変更
Rev1.03の改造と同じです。

４．2.5V系生成部の入出力電解コンをOS-CONに変更、その他
Rev1.03の改造と同じです。

５．このRev1.00は私の手元に来た時すでに2カ所のCanicon製電解コンが膨張（例１，例２）していましたので、取り外したVRM入力側ZLを移植しました（＾＾；；　この程度の膨張はまだマシなほうで、PCも普通に動いてしまうものなのですが次善の策という事で。

改造参考写真　04/03/31
　　

FET換装後の動作状態　（SW周波数230KHz）
　　
目論見通りIPB09N03LAとSPB80N03S2L-06の組み合わせでかなり理想的なスイッチング動作を得られました。　IPB09N03LAはoffが猛烈に速く、source（上図のch2）を観測するとoffの落ち方が急峻すぎて強烈なアンダーシュートと揺り返し（リンギング）も見られますが、これは測定に用いているプローブがパッシブ型で入力容量も11pFありますのでIPB09N03LAにとっては無視できない負荷容量と化している可能性もあるかもしれません。　FETプローブは高価過ぎてとても用意できませんが、せめてもう少し低入力容量な高級パッシブプローブくらいは用意したほうがよさそうです。　とはいえHobbyですからこの秋月250MHzプローブの値段は非常に安くてコストパフォーマンスの高い良い品だと思っているんですけれど（＾＾；　　（参考までに、本稿で用いているオシロスコープはKenwoodのPCS-3200です。韓国SoftDSP社 SDS200AのOEM品で、秋月電子通商にもオリジナル品の扱いがあります。）
いずれにしても、相当速いSPB80N03S2L-06との組み合わせでも下図の通りきっちりdead timeを確保できていますので動作は極めて安定しています。

　Previous

　>Home   >PC Tips  >This page