2001/05/03 original issue
2001/05/11 update
左は日立の1GregDIMMで、右はMicronの256MregDIMMです。
1GregDIMMの奥に見えるのはSamsungの512MregDIMMです。
全部PC133ですがMicronのみCL2品です。
かつMicronのみ128Mbitsチップで、あとは全部256Mbitsチップです。
日立のはなぜシールドされているのかな? と思い、剥いでみると・・・
おう、これは美しい(笑 P3のOLGAコアのようなパッケージですね。

このパッケージは極薄で、リンクの拡大画像では判りませんが、2段重ねに
なっています。2段重ねでも通常のTSOP品1個分程度の厚さしかありません。
ピンも極薄かつ極細で、下手に扱うと簡単に断線しそうです。
従って金属カバーはチップの物理的な保護が目的と思われます。
だってカバーが外れる(=GND電位じゃない)んだからノイズ対策ではないでしょう。
(多少は効果があるのか知りませんが)
では、1Gと512Mの混在で電源をば、ポチっとな。

うん、問題なく3Gbytes全量認識していますね。
DE6に換えて良かった(笑
Thunder2500ではこの256Mbitsチップ使用DIMMを認識できなかったのです。
さて、ではレビジョンが上がったServersetのメモリコントローラはThunder2500から
パフォーマンス面での進化はあるのでしょうか。
残念ながらCPUはThunder2500の時に使っていた800EBが既に手元になく、866EBしか
ないのですが、とりあえずSandra2001でメモリパフォーマンスベンチを取ってみました。
DE6の環境はCPU速度が8.25%アップしているのですが、メモリパフォーマンスは
整数で26.88%up、浮動小数点で31.86%upです。
更に512MのregDIMMをSamsung製から日立製に変更してregDIMM全てが日立製の
環境にして再計測すると以下のようにもう少し向上しました。

この場合、Thunder2500比で、整数34.17%up浮動小数点35.84%upとなります。
この他に興味深い結果が2つ得られました。
ひとつは、
日立製PC133CL3のDIMMのほうがMicron製PC133CL2のDIMMよりも
370DE6においては結果が良い
という事です。
それぞれのモジュールで10回づつベンチを実施して平均を
取ってみましたがどうやっても5%ほど日立CL3モジュールの
ほうが確実に速いのです。
そこで、BIOSにて同一のメモリアクセスタイミング設定にしたときの実力差を見るために
別のMemoryBandwidthテストプログラムで採取した数値で、Micronの値を基準に相対比較
してみました。 数値が大きいほど速いという意味になります。
(CASレイテンシ3CLKS、RASサイクルタイム8CLKS、バーストアクセスタイミングは10-1-1-1)
| Hitachi | Micron | Samsung | |
| write | 1 | 1 | 1 |
| read | 1.008 | 1 | 0.998 |
| copy | 1.026 | 1 | 0.997 |
次に、MicronのみBIOS設定を以下のように変更してCL2のメリットを引き出せるよう最適化した
環境にしてみました。
(CASレイテンシ2CLKS、RASサイクルタイム9CLKS、バーストアクセスタイミングは10-1-1-1)
| Hitachi (上表と同じ設定) |
Micron (最適化設定) |
Samsung (上表と同じ設定) |
|
| write | 1 | 1 | 1 |
| read | 0.957 | 1 | 0.947 |
| copy | 1.016 | 1 | 0.987 |
MicronはRASサイクルタイム8CLKS、バーストアクセスタイミング10-1-1-1のまま
CASレイテンシだけを2に減らすと動作不安定(notepad.exeを起動するだけでもフリーズする事がある)
になり実用上問題が生じますので、CL2動作時のRASサイクル最適設定は9CLKSと判定しています。
この2つの結果から考えると、どうも日立のはスタックドDIMMモジュールという構造が好結果を生む原因
なのではないか、としか思いつきません。
128Mbitsチップ(Micron)と256Mbitsチップ(日立、Samsung)の差ではありませんね。
いづれにしても「CL2とCL3では相当の差が出る」という一般論は当てはまらない結果です。
ただしこれらの結果は、全く体感できないほどに小さな速度差でしかありません。
私はこの結果について、本来のインターリーブ(128bitデータバス)による効果、即ち「複数DIMMへの並行
アクセスによってレイテンシも見かけ上半分になる」ので、差のパーセンテージは同じでも速度差の実時間は
どちらも非常に短くなるため、得られる結果は他要因にマスクされてしまうという事なのだろう、
と結論づける事にします。
もうひとつの興味深い発見は、
DIMM2本挿しよりもDIMM4本挿しのほうが結果が10%程度良い
という事です。
これはVIAのbankインターリーブにおいて、1本DIMMの4wayよりも2本DIMMでの4wayのほうが
結果が良い という事とよく似ている気がします。
ServersetHE-SLは本来のインターリーブにプラスしてbankインターリーブも併用しているのかも
しれませんね。
もちろんこれらの推測については確証は無い という事をお断りしておきます。